动态读写存贮器（DRAM）其速度快、集成度高、功耗小、价格低微型计算机得极其广泛地使用动态存储器同静态存储器有同工作原理靠内部寄生电容充放电来记忆信息电容充有电荷逻辑1充电逻辑0欲深入了解动态RAM基本原理请点击 动态存储器有多种系列61系列、37系列、41系列、21系列等图示2164芯片引脚图鼠标指向相应引脚看其对引脚功能64K 1bitDRAM芯片8片并接起来构成64KB动态存储器
每片只有条输入数据线而地址引脚只有8条了形成64K地址必须系统地址总线和芯片地址引线之间专门设计地址形成电路使系统地址总线信号能分时地加8地址引脚上借助芯片内部行锁存器、列锁存器和译码电路选定芯片内存储单元锁存信号也靠着外部地址电路产生
当要从DRAM芯片读出数据时CPU 首先行地址加A0-A7上而送出RAS 锁存信号该信号下降沿地址锁存芯片内部接着列地址加芯片A0-A7上再送CAS锁存信号也信号下降沿列地址锁存芯片内部保持WE=1则CAS有效期间数据输出并保持
当需要把数据写入芯片时行列地址先RAS和CAS锁存芯片内部WE有效加上要写入数据则该数据写入选存贮单元
由于电容能长期保持电荷变必须定时对动态存储电路各存储单元执行重读操作保持电荷稳定过程称动态存储器刷新PC/XT机DRAM刷新利用DMA实现首先应用编程定时器8253计数器1每隔1⒌12μs产生次DMA请求该请求加DMA控制器0通道上当DMA控制器0通道请求得响应时DMA控制 器送出刷新地址信号对动态存储器执行读操作每读次刷新行
只读存贮器（ROM）有多种类型由于EPROM和EEPROM存贮容量大多次擦除重新对进行编程而写入新内容使用十分方便尤其厂家用户提供了单独地擦除器、编程器或插各种微型机上编程卡大大方便了用户因此种类型只读存贮器得了极其广泛应用7. RAM工作时序
保证存储器准确无误地工作加存储器上地址、数据和控制信号必须遵守几时间边界条件
图7.1—3示出了RAM读出过程定时关系读出操作过程下：
欲读出单元地址加存储器地址输入端；
加入有效选片信号CS；
线上加高电平经过段延时所选择单元内容出现I/O端；
让选片信号CS无效I/O端呈高阻态本次读出过程结束
由于地址缓冲器、译码器及输入/输出电路存延时地址信号加存储器上之必须等待段时间tAA数据才能稳定地传输数据输出端段时间称地址存取时间RAM地址输入端已经有稳定地址条件下加入选片信号从选片信号有效数据稳定输出段时间间隔记tACS显进行存储器读操作时只有地址和选片信号加入且分别等待tAA和tACS被读单元内容才能稳定地出现数据输出端两条件必须同时满足图tRC读周期表示该芯片连续进行两次读操作必须时间间隔
写操作定时波形图7.1—4所示写操作过程下：
欲写入单元地址加存储器地址输入端；
选片信号CS端加上有效电平使RAM选通；
待写入数据加数据输入端；
线上加入低电平进入写工作状态；
使选片信号无效数据输入线回高阻状态
由于地址改变时新地址稳定需要经过段时间段时间内加入写控制信号（即 变低）能数据错误地写入其单元防止种情况出现写控制信号有效前地址必须稳定段时间tAS段时间称地址建立时间同时写信号失效地址信号至少还要维持段写恢复时间tWR了保证速度慢存储器芯片写入写信号有效时间得小于写脉冲宽度tWP此外对于写入数据应写信号tDW时间内保持稳定且写信号失效继续保持tDH时间时序图还给出了写周期tWC反应了连续进行两次写操作所需要小时间间隔对大多数静态半导体存储器来说读周期和写周期相等般十几几十ns
ddr时钟周期内穿2次数据
ddr2时钟周期传4次
所相同频率下ddr2带宽ddr2倍